Доступна для скачивания новая версия Vivado 2018.3

Что нового?

В Vivado 2018.3 добавлена поддержка новых устройств, находящихся в статусе production. На ряду с этим улучшены характеристики среды разработки, позволяющие пользователям повысить скорость разработки и характеристики своих изделий.

Улучшения консулись практически всех аспектов проектирования:

• Поддержка ОС и новых устройств
• Общие улучшения среды
• Частичной реконфигурации
• Sysgen и Model Composer
• IP Integartor
• XPM и IP блоков
• RTL синтеза
• Имплементации
• Методологии
• Моделирования
• Отладки

Подробнее с новыми изменениями можно ознакомиться в  UG973 v2018.3
Или посмотрев видео


 

По техническим вопросам обращайтесь к Коробкову Михаилу  m.korobkov@inline-ctc.ru — инженеру по применению Xilinx.


 

Вторым интересным анонсом на Xilinx Developer Forum стали платы с  названием Alveo - мощные ускорители, позволяющие значительно повысить производительность облачных серверов и локальных центров обработки данных.

  Анонсировано было две платы серии Alveo: U200 и U250.

   

Прошедший 2 октября Xilinx Developer Forum 2018 был очень богатым на различного рода анонсы, как кристаллов, так и плат и т.д.
Предлагаем Вам кратко ознакомиться с этими анонсами.
  Наверное самым неожиданным и наиболее интригующим был анонс адаптивной платформы ускорения вычислений (ACAP), ранее известный под кодовым названием проект Everest. Теперь же стало ясным, что проект получил название Versal – 7нм поколение кристаллов, которое будет представленно несколькими подсемействами, имеющими определенное назначения для решения широкого круга задач.
Для Versal компания Xilinx выпустила сразу несколько документов с описанием назначения изделий, разбором структуры кристалла и некоторой информацией о новых типах вычислительных модулей, котороые появились в Versal .

Читать далее


 

 

Доступна для скачивания новая версия Vivado 2018.2

Что нового?

В Vivado 2018.2 добавлена поддержка новых устройств, находящихся в статусе production. На ряду с этим улучшены характеристики среды разработки, позволяющие пользователям повысить скорость разработки и характеристики своих изделий.

System Generator for DSP

• Поддерживаемые версии Matlab: R2017a, R2017b, R2018a

• Поддержка Zynq UltraScale+ RFSoC

Vivado HLS

• Новое представление Schedule Viewer доступное в Analysis Perspective даёт графическое отображение зависимости выполняемых операций и управляющих структур

• Улучшена обработка исходного кода содержащего директивы (prama)

• Переработана директива dataflow

• Улучшены характеристики получаемых IP по тактовой частоте с среднем на 4%, уменьшена задержка (latency) генерируемого IP в среднем на 10%

• Добавлены 5 оптимизированных функций в библиотеку math.h для операций с фиксированной точкой (pow, abs, sincos, acos и asin)

• Поддержка отображения DATAFLOW транзакций в режиме co-simulation

• Добавлена новая вкладка проверки (DRC) в графический интерфейс Vivado HLS для анализа временных характеристик и проверки директив/прагм

Model Composer

• Поддерживаемые версии Matlab: R2017a, R2017b, R2018a

• Добавлен новый пример Color Detection

• Обнаружение переполнения для данных с фиксированной точкой

• Улучшен импорт функций в С/С++

• Добавление в группу линейной алгебры: несколько новых блоков в QR Inverse: Hermitian, Matrix Multiply, Submatrix и Transpose

Имплементация

Этап размещения теперь по умолчанию выполняют репликацию для улучшения временных характеристик проекта при высоком фанауте цепей. Ранее используемая опция -fanaout_opt включена по умолчанию, а для ее отключения предполагается использовать опцию -no_fanaout_opt.

Поддержка новых устройств

В список поддерживаемых добавлены следующие устройства со статусом production:

• Zynq UltraScale+ RFSoC:

• XA Zynq UltraScale+ MPSoC:

° XAZU4EV (-1, -1L, -1Q)
° XAZU5EV (-1, -1L, -1Q)

• Defense-Grade Zynq UltraScale+ MPSoCs:

° XQZU5EG (-1M)
° XQZU5EV (-1M)

• Spartan-7
  ° XC7S6 (-1, -2, -1L)
  ° XC7S15 (-1, -2, -1L)
• Artix-7
  ° XC7A25T (-3)
  ° XC7A12T (-3)

Следующие устройства добавлены в версию Vivado WebPack:

• Spartan-7:
  ° XC7S6
  ° XC7S15
• XA Zynq UltraScale+ MPSoC:
  ° XAZU4EV
  ° XAZU5EV

Дополнительные нововведения см. в UG973 v2018.2

По техническим вопросам обращайтесь к Коробкову Михаилу m.korobkov@inline-ctc.ru — инженеру по применению Xilinx.