ООО “КТЦ "Инлайн Груп” - официальный дистрибьютор фирмы Xilinx - www.xilinx.ru  
 
Инлайн Групп
главная разделитель е-mail разделитель карта
войти    • регистрация
 
каталог
Каталог
описания
Описания
тренинг-центр
Тренинг-центр
инженерный центр
Инженерный центр


о нас
О нас
партнеры
Партнеры
контакты
Контакты
 
Описания

Микросхемы FPGA, EPP, CPLD, PROM

 

FPGA

Программируемые логические интегральные схемы с архитектурой FPGA (FieldProgrammableGateArray) организованы в виде массива логических ячеек, состоящих из блоков комбинаторной логики (Look-UpTable, LUT) и триггеров. В исходном состоянии FPGA не реализует какой-то конкретной схемы, а функциональность приобретает после операции программирования – занесения в специальную конфигурационную память значений, управляющих цифровыми ключами, соединяющими отдельные элементы на кристалле FPGA. Также конфигурационная память управляет логическими генераторами, мультиплексорами и другими цифровыми узлами, которые в разных схемах могут выполнять различные функции.
В настоящее время FPGA представляют собой магистральное направление в развитии ПЛИС, поскольку именно в этих устройствах достигаются максимальные параметры производительности и логического объема (для актуальных в настоящее время ПЛИС можно наблюдать от 4 тыс. до 2 млн. ячеек).
 
SOC
Отдельным направлением ПЛИС, анонс которого состоялся в 2011 году, являются микросхемы класса SoC (System-on-a-Chip, система на кристалле). Первыми из микросхем такого типа являются SoC семейства Zynq-7000. Они включают в себя процессорное ядро ARM Cortex-A9 и матрицу программируемых логических ячеек, аналогичную FPGA. Отличием от FPGA является то, что процессорная система выполнена на кристалле вместе с памятью и периферийными устройствами и полностью готова к работе. В то же время, суммарная производительность программируемой части в десятки и сотни раз выше процессорной подсистемы. Это позволяет комбинировать в SoC высокопроизводительные схемы параллельной обработки данных в сочетании с широко распространенной процессорной платформой.
 
CPLD
Микросхемы CPLD состоят из матрицы однотипных логических ячеек (макроячеек, macrocells), которые объединены в функциональные блоки. Функциональные возможности и логический объем CPLD существенно меньше, чем у FPGA (32 – 512 ячеек). Поэтому данные микросхемы удобно применять в недорогих устройствах в качестве замены дискретной логике. Микросхемы CPLD содержат на кристалле конфигурационную память, поэтому они не требуют внешнего устройства для конфигурирования.
 
Конфигурационная память (PROM - ПЗУ)
Для работы устройств с архитектурой FPGA и SoC требуется загрузить их конфигурацию из внешнего энергонезависимого устройства. Xilinx выпускает микросхемы конфигурационной памяти, которые удобно стыкуются с FPGA и SoC.
 

 

 
Наверх   |  Xilinx   |  ПЛИС РУ
 
трубка 495
797-61-74
(многоканальный)
Copyright © 1994-2012 Xilinx, Inc.
Все права на материалы, опубликованные на сайте, принадлежат
Xilinx, Inc. При перепечатке материалов ссылка на сайт
обязательна.
Создание и поддержка сайта infozor.com