ООО “КТЦ "Инлайн Груп” - официальный дистрибьютор фирмы Xilinx - www.xilinx.ru  
 
Инлайн Групп
главная разделитель е-mail разделитель карта
войти    • регистрация
 
каталог
Каталог
описания
Описания
тренинг-центр
Тренинг-центр
инженерный центр
Инженерный центр


о нас
О нас
партнеры
Партнеры
контакты
Контакты
 
Описания



Основные особенности семейства Virtex-E:

 

  • Программируемые пользователем логические интегральные схемы, рекомендуемые для замены ASIC (applications specific integrated circuit - специализированная интегральная схема)
  • Логическая ёмкость от 58К до 4М системных вентилей
  • Системная частота до 320МГц
  • Поддержка 3.3В, 32/64 Бит, 33/66 Мгц PCI
  • Технология Virtex SelectI/O поддерживает 20 различных стандартов по вводу-выводу, среди которых LVTTL, LVCMOS2, LVCMOS18, PCI33_3, PCI66_3, GTL, GTL+, SSTL2(I), SSTL2(II), SSTL3(I), SSTL3(II), HSTL(I), HSTL(II), HSTL(III), AGP, TTL, LVDS, BLVDS, LVPECL, TTL
  • Восемь специальных схем автоподстройки задержек (DLL) для улучшенного управления тактированием.
  • Четыре основные сети глобального распределения сигналов тактирования с малыми разбегами фронтов, плюс 24 дополнительные локальные тактовые линии
  • Иерархическая 3-х уровневая система элементов памяти:
    • распределенная, реализация на базе 4-х входового функционального генератора (4-LUT - LookUp Table) конфигурируемого либо как 16 битовое ОЗУ, либо как 16-ти битовое двухпортовое ОЗУ, либо как 16-ти битовый сдвиговый регистр, максимальный объем 1Мбит 
    • встроенная блочная память, каждый блок конфигурируется как 4К-бит синхронное двухпортовое ОЗУ, максимальный объем 1120 Кбит 
    • быстрые интерфейсы к внешним высокопроизводительным ОЗУ (200 МГц ZBT SRAM, 200Мбит/с DDR SDRAM)
  • Специальная логика ускоренного переноса для реализации высокоскоростных арифметических операций
  • Специальная поддержка умножителей
  • Каскадируемые цепочки для функций с большим количеством входов
  • Большое число регистров с разрешением тактирования и синхронные/асинхронные цепи установки и сброса
  • Внутренние шины с тремя состояниями
  • Логика переферийного сканирования в соответствии со стандартом IEEE1149.1
  • Поддерживается пакетом программного обеспечения проектирования Xilinx ISE
  • Производятся по технологии 0.18мкм SRAM кМОП с 6-ти слойной металлизацией
  • 100% фабричное тестирование

Отличия от семейства Virtex

  • Технология производства 0.18мкм SRAM кМОП с 6-ти слойной металлизацией для VirtexE, 0.22мкм SRAM кМОП с 5-ти слойной металлизацией для Virtex
  • Увеличение эквивалентной логической ёмкости в 3 раза
  • Увеличение числа блоков ввода-вывода в 1.5 раза (с 512 до 804)
  • Увеличение быстродействия блоков ввода-вывода в 1.5 раза (с 200МГц до 311МГц)
  • Увеличение максимальной ёмкости блочной памяти в 8.75 раза (с 128К Бит до 1120К Бит)
  • 8 DLL в VirtexE и 4 DLL в Virtex
  • Увеличение числа пользовательских блоков ввода-вывода до 560

Перечень микросхем

 Наименование XCV50E  XCV100E  XCV200E  XCV300E  XCV400E  XCV600E 
Матрица КЛБ   16x24  20x30  28x42  32x48  40x60  48x72
Логических ячеек   1 728  2 700  5 292  6 912  10 800  15 552
Системных вентилей   71 693  128 236  306 393  411 955  569 952  985 882
Блочная память, Бит   65 536  81 920  114 688  131 072  163 840  294 912
Распределённая память, Бит   24 576  38 400  75 264  98 304  153 600  221 184
Модули DLL   8  8  8  8  8  8
Поддерживаемых стандартов В/В   20  20  20  20  20  20
Градация по быстродействию, класс   6, 7, 8  6, 7, 8  6, 7, 8  6, 7, 8  6, 7, 8  6, 7, 8
Число пользовательских контактов, максимум (МЧПК)   176  176  284  316  404  512
CS144 (12mm x 12mm) МЧПК   94  94  94      
PQ240/HQ240 (32mm x 32mm) МЧПК   158  158  158  158  158  158
BG352 (35mm x 35mm) МЧПК     196  260  260    
BG432 (40mm x 40mm) МЧПК         316  316  316
FG256 (17mm x 17mm) МЧПК   176  176  176  176    
FG456 (23mm x 23mm) МЧПК       284  312    
FG676 (27mm x 27mm) МЧПК           404  444
FG680 (40mm x 40mm) МЧПК             512
FG900 (31mm x 31mm) МЧПК             512




 
 Наименование XCV1000E  XCV1600E  XCV2000E 
Матрица КЛБ   64x96  72x108  80x120
Логических ячеек   27 648  34 992  43 200
Системных вентилей   1 569 178  2 188 742  2 541 952
Блочная память, Бит   393 216  589 824  655 360
Распределённая память, Бит    393 216  497 664  614 400
Модули DLL   8  8  8
Поддерживаемых стандартов В/В   20  20  20
Градация по быстродействию, класс   6, 7, 8  6, 7, 8  6, 7, 8
Число пользовательских контактов, максимум (МЧПК)   660  724  804
HQ240 (32mm x 32mm) МЧПК   158    
BG560 (42.5mm x 42.5mm) МЧПК   404  404  404
FG680 (40mm x 40mm) МЧПК   512  512  512
FG860 (42.5mm x 42.55mm) МЧПК   660  660  660
FG900 (31mm x 31mm) МЧПК   660  700  
FG1156(35mm x 35mm) МЧПК   660  724  804

Микросхемы с увеличенным объёмом блочной памяти
 Наименование XCV405E  XCV812E 
Матрица КЛБ   40x60  56x84
Логических ячеек   10 800  21 168
Системных вентилей   1 373 634  2 348 810
Блочная память, Бит   573 440  1 146 880
Распределённая память, Бит   153 600  301 056
Модули DLL   8  8
Поддерживаемых стандартов В/В   20  20
Градация по быстродействию, класс   6, 7, 8  6, 7, 8
Число пользовательских контактов, максимум (МЧПК)   404  556
BG560 (42.5mm x 42.5mm) МЧПК   404  404
FG676 (27mm x 27mm) МЧПК   404  
FG900 (31mm x 31mm) МЧПК     556

Обозначение микросхем семейства Virtex-E

 

 

Подробную информацию по микросхемам семейства Virtex-E можно получить на сайте фирмы Xilinx по адресу: http://www.xilinx.com/support/index.htm#nav=sd-nav-link-19227&tab=tab-sd

Наверх   |  Xilinx   |  ПЛИС РУ
 
трубка 495
797-61-74
(многоканальный)
Copyright © 1994-2012 Xilinx, Inc.
Все права на материалы, опубликованные на сайте, принадлежат
Xilinx, Inc. При перепечатке материалов ссылка на сайт
обязательна.
Создание и поддержка сайта infozor.com