Семейство ИС Virtex-II PRO предназначено для создания проектов на основе интеллектуальных IP ядер и заказных параметризируемых модулей и оптимизировано под реализацию законченных решений в области телекоммуникаций, беспроводной связи, построения сетей, видео и цифровой обработки сигналов. В архитектуре семейства предусмотрены мультигигабитные приемо-передатчики и процессорные ядра PowerPC.
Прогрессивный КМОП технологический процесс с топологическими нормами 0.13 мкм и 9-слойной металлизацией медью. Архитектура ПЛИС Virtex-II и Virtex-II Pro одинакова для обеих серий. Большинство технических характеристик также совпадают, отличия заключаются в следующем:
-
Серия Virtex-II Pro является первым семейством ПЛИС с архитектурой FPGA, в которой используются встроенные процессорные ядра PPC405 и последовательные приемопередатчики RocketI/O;
-
Предельное напряжение питания периферии равно 2.5 В, а не 3.3 В, как в серии Virtex-II, а 0.13 мкм технологический процесс обеспечил уменьшение размеров кристалла и энергопотребления;
-
Цоколевка и конфигурационная последовательность в микросхемах обеих серий не совпадают, но проекты, выполненные на микросхемах серии Virtex-II, могут быть перенесены на микросхемы серии Virtex-II Pro.
-
Более высокое быстродействие
Состав и характеристики семейства Virtex-II Pro
| Наименование |
XC2VP2 |
XC2VP4 |
XC2VP7 |
XC2VP20 |
XC2VP30 |
| RocketIO |
4 |
4 |
8 |
8 |
8 |
| PowerPC |
0 |
1 |
1 |
2 |
2 |
| Логические ячейки |
3 168 |
6 768 |
11 088 |
20 880 |
30 816 |
| Распределённая память (Кб) |
44 |
94 |
154 |
290 |
428 |
| Блоки умножения 18x18 |
12 |
28 |
44 |
88 |
136 |
| Блоки памяти по 18кб |
12 |
28 |
44 |
88 |
136 |
| Ёмкость блочной памяти(Кб) |
216 |
504 |
792 |
1 584 |
2 448 |
| Модули синхронизации (DCM) |
4 |
4 |
4 |
8 |
8 |
| Пользовательские БВВ |
204 |
348 |
396 |
564 |
644 |
| Наименование |
XC2VP40 |
XC2VP50 |
XC2VP70 |
XC2VP100 |
XC2VP125 |
| RocketIO |
0/12 |
0/16 |
16/20 |
0/20 |
0/20/24 |
| PowerPC |
2 |
2 |
2 |
2 |
4 |
| Логические ячейки |
43 632 |
53 136 |
74 448 |
99 216 |
125 136 |
| Распределённая память (Кб) |
606 |
738 |
1 034 |
1 378 |
1 738 |
| Блоки умножения 18x18 |
192 |
232 |
328 |
444 |
556 |
| Блоки памяти по 18Кб |
192 |
232 |
328 |
444 |
556 |
| Ёмкость блочной памяти(Кб) |
3 456 |
4 176 |
5 904 |
7 992 |
10 008 |
| Модули синхронизации (DCM) |
8 |
8 |
8 |
12 |
12 |
| Пользовательские БВВ |
804 |
852 |
996 |
1 164 |
1 200 |
Основные особенности приемопередатчиков RocketIO:
-
Полностью дуплексный последовательный приемопередатчик (SERDES) с пропускной способностью от 622 Мб/с до 3.125 Гб/с;
-
Скорость двунаправленной передачи данных-120 Гб/c (24 каналов);
-
Встроенная схема формирования и восстановления тактовых сигналов (CDR);
-
Совместимость с Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) и широкополосными приемопередатчиками;
-
8-, 16-, или 32-разрядный внутренний интерфейс;
-
8Б/10Б кодер и декодер
-
внутренние согласующие сопротивления 50 Oм/75 Ом приемника/передатчика, конфигурируемые пользователем;
-
Программируемое выделение запятой;
-
Поддержка соединений от 2-х до 24-х каналов;
-
Выравнивание частоты путем введения/удаления символов;
-
Пять уровней выходного дифференциального напряжения;
-
Четыре уровня установки предыскажений по выбору;
-
Режим внутренней петли обратной связи в каждом канале;
-
Напряжение питания приемопередатчика 2.5В.
Основные характеристики процессорного блока PowerPC
- Встроенное ядро с гарвардской архитектурой и тактовой частотой до 400 МГц;
- Малое энергопотребление: 0.9 мВт/MГц;
- Пятикаскадный конвейерный тракт передачи данных;
- Аппаратные средства умножения / деления;
- Тридцать два 32-х разрядных регистра общего назначения;
- Ассоциативная двунаправленная КЭШ память команд емкостью 16КБ;
- Ассоциативная двунаправленная КЭШ память данных емкостью 16КБ;
- Блок управления памятью (Memory Management Unit-MMU):
- 64-входовые буферы трансляции-просмотра (TLB-Translation Lookaside Buffers);
- Изменяемые размеры страницы (от 1 КБ до 16 МБ)
- Интерфейс встроенной специальной памяти (OCM - On-chip Memory);
- Поддержка шинной архитектуры IBM Core Connect
- Поддержка отладки и трассировки;
- Встроенный таймер.
Подробную информацию по микросхемам семейства Virtex-II Pro можно получить на сайте фирмы Xilinx по адресу: http://www.xilinx.com/support/index.htm#nav=sd-nav-link-19233&tab=tab-sd
