ООО “КТЦ "Инлайн Груп” - официальный дистрибьютор фирмы Xilinx - www.xilinx.ru  
 
Инлайн Групп
главная разделитель е-mail разделитель карта
войти    • регистрация
 
каталог
Каталог
описания
Описания
тренинг-центр
Тренинг-центр
инженерный центр
Инженерный центр


о нас
О нас
партнеры
Партнеры
контакты
Контакты
 
Описания
Использование IP Integrator в САПР Vivado для ПЛИС серии 7 и UltraScale

 
В течение последних лет производители ПЛИС уделяют много внимания повышению эффективности инструментов проектирования при работе с FPGA большой логической емкости. В САПР Vivado компания Xilinx отказалась от графического ввода схемы. Взамен этого предлагается инструмент под названием IP Integrator, который призван обеспечить графическое представление проекта, но уже не для низкоуровневых компонентов, а для IP-ядер (как и следует из его названия). Актуальность такого способа ввода становится понятной, если учесть эффективность повторного использования кода (англ. термин code reuse), что при программировании выступает в виде использования готовых библиотек, а при разработке проектов на базе ПЛИС – в виде использования готовых функциональных компонентов – IP-ядер.

Инструмент IP Integrator был добавлен в САПР Vivado 2013.3. С ним связано понятие блочного проекта (block design), который может выступать в качестве элемента иерархии, наряду с модулями на языках VHDL и Verilog. На рисунке можно видеть, что на панели Flow Navigator появилась новая группа, имеющая название IP Integrator. При выборе в этой группе пункт Create Block Design начинается работа «мастера» создания новой подсистемы на основе IP-ядра.
 
 
 
Наверх   |  Xilinx   |  ПЛИС РУ
 
трубка 495
797-61-74
(многоканальный)
Copyright © 1994-2012 Xilinx, Inc.
Все права на материалы, опубликованные на сайте, принадлежат
Xilinx, Inc. При перепечатке материалов ссылка на сайт
обязательна.
Создание и поддержка сайта infozor.com