ООО “КТЦ "Инлайн Груп” - официальный дистрибьютор фирмы Xilinx - www.xilinx.ru  
 
Инлайн Групп
главная разделитель е-mail разделитель карта
войти    • регистрация
 
каталог
Каталог
описания
Описания
тренинг-центр
Тренинг-центр
инженерный центр
Инженерный центр


партнеры
Партнеры
контакты
Контакты
о нас
О нас
 
Описания

Доступна для скачивания новая версия Vivado 2020.1

vivado 2020.1 release

Что нового?

Установка и лицензирование

  • Поддержка проверки загрузки (Digest и Signature)
  • Загрузка определенного типа ПО при использовании Web Installer
    • Загрузка полного пакета ПО
    • Загрузка определённого ПО

Улучшения среды

  • Новые примеры проектов и утилита загрузки файлов поддержки отладочных плат. Загрузка только выбранных и необходимых файлов для отладочных плат компании Xilinx и сторонних производителей с github
  • Загрузка новых и улучшенных примеров проектов 

IP интегратор

  • Внедрены новые концепции “Path” и “Network”
  • Полный кросспробинг в Address Editor
  • Подсвечивание ошибок в реальном времени
  • Новая панель “Address Path”
  • Новое представление/перспектива “Addressing View” 

Расширение функционала IP ядер

Дата центры
  • Расширение функционала ERNIC
  • Новое AES IP для приложений криптографии
  • Новый NVMe Target Controller IP, подключаемых к хост-ускорителю для хранения данных
  • Доступен NVMeOF turnkey U50 Alveo. Включая FPGA битфайл и документацию
  • Улучшенная ревизия Queue DMA Subsystem для PCI Express (QDMA 4.0) - улучшены тайминги, уменьшено количество занимаемых ресурсов, упрощен процесс миграции
IP для проводной/беспроводной передачи данных
  • Добавлена поддержка JESD204C для GTH3/4 - предварительны релиз 2020.1
  • Новый ORAN Radio Interface IP, обеспечивающий O-RU (O-RAN radio unit) функционал с добавленным специализированным SRS/PRACH AXI-stream и 32 spatial streams
  • Новое 400G FEC IP 
  • В AXI Ethernet добавлена поддержка переключения между SGMII и 1000BASE-X
  • В 50G Ethernet Subsystem добавлен опциональный программный 50G 'KP2' NRZ FEC
  • Для интегрированной 100G Ethernet Subsystem добавлен опциональный программный 100G 'KP4' NRZ FEC
Базовые IP
  • Firewall IP - защищает либо восходящее, либо нисходящее направление. Это IP помогает изолировать регионы в FPGA-as-a-Service и других приложениях
  • SmartConnect  IP оптимизирован для режима минимальной площади, а также для режима 1x1
IP для работы с видео и изображениями
  • В SDI Subsystem добавлена поддержка 12bpc и HFR
  • В MIPI CSI Transmit subsystem доавлена поддержка цветовых форматов  raw16 и raw20
  • В Video mixer  добавлена опция выбора колорометрии BT.709 и BT.601
  • В HDMI2.0 Subsystems добавлена поддержка 32 каналов аудио и 3D аудио

Синтез

  • Возможность переопределения атрибутов HDL с помощью ограничений XDC позволяет изменять поведение синтеза без изменения исходного кода HDL.
  • Повторное использование и интеграция проектов из разных языков с улучшенной передачей параметров между различными языками в одном проекте
  • Производительность значительно повышена при обработке вызовов функций. Улучшения были сделаны для всех языков
  • Новая директива под названием Logic Compaction реализует арифметические функции с меньшей точностью, используя минимальные логические ресурсы.
  • Сопоставление памяти значительно улучшено за счет балансировки массивов по различным типам ресурсов, чтобы избежать высокого использования определенного типа ресурсов.

Имплементация

Dynamic Function eXchange (DFX)?
  • Вложенный DFX позволяет пользователям размещать одну или несколько динамических областей внутри динамической области для дальнейшего расширения гибкости DFX
    • Поддержка UltraScale и UltraScale+ 
  • Преимущества
    • Упрощённая верификация
    • Более мелкая "зернистость"
  • Все существующие IP для частичной реконфигурации  (Partial Reconfiguration) были заменены эквивалентными IP с терминологией DFX
Маршрут проектирования - этап Имплементации
  • Pblock теперь по умолчанию типа SOFT
  • Единственное исключение: блоки DFX Pblocks имеют жесткие границы по определению и не могут стать SOFT
  • Размещение ячеек вне границ Pblock может улучшить производительность
Анализ проекта и сходимость временных характеристик
  • Отчет QoR Suggestions прогнозирует до 3 пользовательских стратегий для повышения производительности
    • Прогнозируется, что он даст лучшие результаты, чем Default и Performance_Explore
    • Экономит время компиляции и уровень "стараний" для проверки многих стратегий
    • Запустите report_qor_assessment (RQA), чтобы проверить, совместим ли проект с прогнозом стратегии.
  • отчет report_ram_utilization был полностью переработан для предоставления соответствующей информации
    • Поиск компромисса по ресурсам памяти
    • Выявление неэффективных DRAM
    • См. раздел оптимизация post opt
    • Факторы, Ограничивающие Производительность / Мощность
Анализ энергозатрат
  • Vivado теперь генерирует отчет по шинопроводу
  • Отчёт по шинопроводу теперь доступен для Alveo U50
  Ссылка на скачивание Vivado 2020.1

Любые Ваши вопросы по ПО компании Xilinx: Vitis/Vivado Вы можете задать нашему инженеру и инструктору сертифицированного тренинг центра Xilinx - Коробкову Михаилу по e-mail m.korobkov@inline-ctc.ru или по тел. +7-495-797-61-74 (доб 237)
Наверх   |  Xilinx   |  ПЛИС РУ
 
трубка 495
797-61-74
(многоканальный)
Copyright © 1994-2012 Xilinx, Inc.
Все права на материалы, опубликованные на сайте, принадлежат
Xilinx, Inc. При перепечатке материалов ссылка на сайт
обязательна.
Создание и поддержка сайта infozor.com