ЗАО “КТЦ "Инлайн Груп” - официальный дистрибьютор фирмы Xilinx - www.xilinx.ru  
 
Инлайн Групп
главная разделитель е-mail разделитель карта
войти    • регистрация
 
каталог
Каталог
описания
Описания
тренинг-центр
Тренинг-центр
инженерный центр
Инженерный центр


о нас
О нас
партнеры
Партнеры
контакты
Контакты
 
Все анонсы
 
1;
2;
3.

Новая версия САПР Vivado Design Suite 2015.2



Основные изменения в САПР Vivado Design Suite 2015.2

Увеличение скорости и качества разработки с Vivado Design Suite 2015.2  и обновленной методологией проектирования UltraFast

Поддержка новых ПЛИС седьмого семейства
  • Высоконадежный Virtex 7 - XQ7VX690T
  • Высоконадежный ZYNQ 7000 - XQ7Z100
 
Поддержка ПЛИС UltraScale
Kintex® UltraScale KU060 версия изготовления – Production
 
Сделаны улучшения в
  • программе частичной реконфигурации,
  • последовательной конфигурации нескольких ПЛИС,
  • программах имплементации


С более подробной информацией можно познакомиться в Руководстве пользователя по Vivado Design Suite
www.xilinx.com/support/documentation/sw_manuals/xilinx2015_2/ug973-vivado-release-notes-install-license.pdf
 


 

САПР Vivado Design Suite  2015.1

 

Основные изменения в САПР Vivado Design Suite  2015.1

  Vivado® Design Suite 2015.1 представляет более быструю верификацию систем и общее увеличение производительности при разработке и внедрении FPGA и SoC. Эта версия ПО представляет новую бесплатную конфигурацию Vivado Lab Edition для программирования и отладки, более быстрый Vivado Simulator и поддержку моделирования сторонними симуляторами, интерактивный анализатор тактового домена (CDC), расширенный анализ быстродействия в Xilinx® Software Development Kit (SDK). Введены несколько новых кристаллов, включая XCVU440 FPGA

Поддержка кристаллов FPGA в Vivado 2015.1
- Добавлены новые кристаллы Virtex® UltraScale: ° XCVU125, XCVU190, XCVU440
- Добавлены новые корпуса для FPGA 7 Серии: FBV, FFV, SBV
- Полная поддержка кристаллов Kintex® UltraScale: ° XCKU035, XCKU040
- Ограничения на генерацию bit-файлов для:
      • Virtex® UltraScale: ° XCVU095 ES1
      • Kintex® UltraScale: ° XCKU040, XCKU060 ES2, XCKU115 ES2


Подробнее об изменениях
Подробная информация о САПР Vivadо (eng) (рус) 
Загрузить новый САПР Vivado 
Vivado Design Suite Quick Reference


 

 

Новая аппаратная платформа UltraScale+

В феврале 2015 года компания Xilinx опубликовала предварительные технические сведения о новой аппаратной платформе FPGA и программируемых систем на кристалле. Новое семейство, названное UltraScale+, будет производиться с соблюдением 16-нм технологических норм на базе технологии FinFET компании TSMC. Особый интерес представляют микросхемы семейства Zynq UltraScale+, в которых существенно улучшена процессорная составляющая системы. С кратким обзором можно ознакомиться здесь






 
Доступна для  заказа отладочная плата на базе нового семейства FPGA Xilinx
 Kintex UltraScale (EK-U1-KCU105-G. - Xilinx Kintex UltraScale
FPGA KCU105 Evaluation Kit)  Подробности здесь (или на анг.)   


 
САПР Vivado Design Suite  2014.4


Основные изменения в САПР Vivado Design Suite  2014.4
 
  • Добавлена поддержка новых кристаллов 7 Series:
    • XC7Z035, XC7A15T, XA7A15T
    • Поддержка быстродействия -2LI и -1LI
  • Добавлена поддержка кристаллов серии UltraScale для участников программы раннего доступа:
    • XCVU065, XCVU125, XCVU160, XCVU190 and XCVU440
  • Создание загрузочного файла для ПЛИС семейства UltraScale ограничена следующими кристаллами:
    • XCVU095 ES1
    • XCKU040, XCKU060 ES2, XCKU115 ES2
  • Добавлена поддержка частичной реконфигурация в кристалле KU060
  • Тандемная конфигурация доступна для KU060, KU040 и VU095
  • Добавлена поддержка лицензий для виртуальных машин.
Подробнее об изменениях
Подробная информация о САПР Vivadо (eng) (рус) 
Загрузить новый САПР Vivado 

 


 
                                 САПР Vivado Design Suite  2014.3


Основные изменения в САПР Vivado Design Suite  2014.3
  • в 2 раза увеличена скорость работы на проектах для семейства Virtex UltraScale™
  • на 20% увеличена скорость работы на проектах для серии 7
  • улучшения в модулях Vivado IP integrator, High-Level Synthesis (HLS), Software Development Kit (SDK).
    Подробнее об изменениях
Подробная информация о САПР Vivadо (eng) (рус) 
Загрузить новый САПР Vivado 
 

 
САПР Vivado Design Suite  2014.2
 


Основные изменения в САПР Vivado Design Suite  2014.2
 
  • Добавлена поддержка новых микросхем 7 серии (Defense Grade Artix и Zynq,  XA Zynq®-7000).
  • Добавлена поддержка новых микросхем семейства UltraScale (Virtex и Kintex).
  • Увеличена производительность моделирования:
  • Время обработки Waveform Viewer  сокращено до 90%.
  • Улучшения производительности System Generator доведено до 50%.
  • Снижение времени моделирования на 80% для моделей с несколькими БПФ и другими сложными IP ядрами.
  • Новая модель  MCode увеличивает производительность MultAdd более чем на 90%.
  • Обновлен WinPCap до версии 4.1.3 для моделирования Ethernet Hardware в среде ОС Windows 8.1.
  • Поддержка Linux с улучшенной совместимостью библиотек. 
 
Подробнее об изменениях 
Подробная информация о САПР Vivadо (eng)  (на русском) 
Загрузить новый САПР Vivado 

 
 


 

Компания Xilinx™ опубликовала технические описания новых семейств FPGA Xilinx
 Virtex UltraScale и Kintex UltraScale , выполненных по 20-нм нормам техпроцесса.

Семейство Virtex UltraScale включает в себя ПЛИС емкостью от 650 тыс. до 4,4 млн. логических ячеек. Среди аппаратных ядер имеется до 104 последовательных приемопередатчиков (52 - 16 Гбит/с и 52 - 32 Гбит/с), контроллеры 100G Ethernet (3-7 шт.) и Interlaken (3-9 шт.). Также увеличено количество аппаратных контроллеров PCIe, (2-6 шт.), для которых упоминается аппаратная поддержка PCIe Gen3, и поддержка в будущем PCIe Gen4 при добавлении софт-ядра.

Семейство Kintex UltraScale включает в себя ПЛИС емкостью от 355 до 1150 тыс. логических ячеек. ПЛИС Kintex содержат только 16 Гбит приемопередатчики (до 64 шт.), однако количество блоков DSP48 в старшей микросхеме равно 5520 (по сравнению с 2880 в Virtex), что обеспечивает производительность в задачах DSP до 8,2 TMAC/s. Таким образом, семейство Kintex наглядно позиционируется как высокопроизводительная платформа для цифровой обработки сигналов.

Архитектура семейств UltraScale претерпела несущественные изменения в части возможностей базовых блоков. Улучшены параметры блоков DSP48 (теперь они позволяют работать с операндами размером 27 и 18 бит), повышена скорость работы приемопередатчиков GTH и GTY до 16 и 32 ГБит/с соответственно. Важным изменением является переход к т.н. ASIC-like clocking. Вместо схемы тактирования, основанной на распространении тактового сигнала от центра кристалла с помощью глобальных тактовых линий, используется подход, заключающийся в формировании этих сигналов в отдельных регионах. Количество тактовых буферов существенно увеличено, что существенно облегчает распространение тактовых сигналов по кристаллу в целом. Также увеличено количество трассировочных ресурсов общего назначения, что должно существенно облегчить трассировку больших проектов и сделать их характеристики более предсказуемыми.

 
 

Доступна для заказа отладочная плата на базе Virtex-7 (CK-V7-VC7222-IES-G - Xilinx Virtex-7 FPGA VC7222 Characterization Kit)



Диагностическая плата VC7222 предоставляет аппаратные средства для испытания и оценки GTZ (28 Гбит/с) и GTX (12.5 Гб/с) последовательных приемопередатчиков, встроенных в ПЛИС семейства Virtex-7 HT - XC7VH580T. VC7222 позволяет провести демонстрацию теста IBERT с использованием САПР Vivado® Design Suite. Каждый GTZ и GTH Quad и связанный с ним системный тактовый сигнал, выведены с ПЛИС на площадку, предназначенную для интерфейса с разъемом  Samtec BullsEye.
Кабель с разъемом BullsEye и стандартными SMA разъемами, позволяет подключаться к широкому спектру тестового оборудования.
Каждый разъем BullsEye обрабатывает полный GTZ или GTH Quad, т.е. четыре пары приема-передачи, а также два независимых системных тактовых сигнала.

Основные свойства
  • ПЛИС, установленная на плате: XC7VH580T-2HCG1155CES9885
  • Конфигурирование: порт программирования Digilent USB JTAG
  • Память: контроллер System ACE™ SD
  • Коммуникационные интерфейсы: 6 коннекторов Samtec BullsEye для GTH, 2 коннектора Samtec BullsEye для GTZ, 2 пары SMA, USB-UART мост
  • Слоты расширения: 2x HPC FMC
  • Синхронизация: генератор 200 МГц (LVDS), программируемый модуль SuperClock-2
  • Питание: 12 В адаптер, PMBus
  • САПР: Vivado™ Design Suite: Design Edition (лицензия только для  XC7VH580T)

Подробнее www.xilinx.com/vc7222
 

 
Наверх   |  Xilinx   |  ПЛИС РУ
 
трубка 495
797-61-74
(многоканальный)
Copyright © 1994-2012 Xilinx, Inc.
Все права на материалы, опубликованные на сайте, принадлежат
Xilinx, Inc. При перепечатке материалов ссылка на сайт
обязательна.
Создание и поддержка сайта infozor.com