Семинар Xilinx в Красноярске (СФУ)

Уважаемые коллеги!
Компания КТЦ «Инлайн Груп», при поддержке кафедры радиотехники СФУ , приглашает вас на семинар, посвященный обзору новых технологий фирмы XIlinx и высокоуровнему синтезу.
Программа семинара: Семинар состоится 20 ноября 2019 года в 14-00 в аудитории № Б-319 б, в, корпус №12(Б), ИИФ и РЭ СФУ по адресу: улица Киренского, 28 Семинар рассчитан на 3-4 часа.
Будем рады Вашему участию.

Просим подтвердить Ваше участие ,с указанием контакта , до 19 ноября для оформления прохода на территорию СФУ по uh@inline-ctc.ru, m.korobkov@inline-ctc.ru.

При возникновении вопросов по семинару, Вы можете связаться:
КТЦ “Инлайн Груп» : 8(495)787-59-40
Коробков Михаил m.korobkov@inline-ctc.ru
Уханева Марина uh@inline-ctc.ru , 8(916) 670-03-18
СФУ : Литинская Елена ilanalitinska@mail.ru
8(391)291-22-72, 8(923)202-94-61


 

Доступна для скачивания новая версия Vivado 2019.2
 

Что нового?

Вебинар: Ускорение разработки систем обработки изображений с использованием ИИ с помощью Xilinx VITIS

• Критические проблемы для развертывания сверточных нейронных сетей (CNN)?
• Какой уровень производительности требуется, какой уровень производительности возможен при работе с нейронными сетями?
• Как используются устройства Xilinx MPSoC с Vitis для ускорения CNN?
• Каковы возможности и преимущества встроенного видеокодека в семействе устройств MPSoC?
• Какие подходы доступны для интеграции нескольких[ датчиков изображений?

Вебинар состоится во вторник, 22 октября, 2019

Time: 07:00 AM Pacific Daylight Time
Ссылка на регистрацию 
 

Теоретико-практический семинар Xilinx ZYNQ UltraScale+ MPSoC

Компания Avnet Silica, при поддержке КТЦ «Инлайн Груп», Макро Групп, приглашает вас на практический семинар, посвященный разработке устройств на платформе MPSoC. В программу входит демонстрация работы блока DPU для Machine Learning с фреймворками Caffe/TensorFlow для искусственных нейронных сетей.

Программа семинара:

10:00 - 10:15 Вступительная речь представителей Xilinx и дистрибьюторов
10:15 - 11:00 Обзор Zynq MPSoC. Аппаратная часть системы
11:00 - 11:30 Обзор SDK. Программная часть
11:30 - 11:40 Перерыв 
11:40 - 13:00 Обзор Petalinux. Принципы работы с Linux на MPSoC 
13:00 - 14:00 Обед
14:00 - 15:30 Machine Learning на MPSoC. Обзор DNNDK, пример использования 

15:30 - 15:40 Перерыв
15:40 - 17:00 Готовые сети из Xilinx AI Model Zoo, обзор, возможности 
17:00 - 18:00 Вопросы-ответы

Практическая часть семинара будет продемонстрирована лектором на отладочной плате Avnet Ultra96. По желанию участники могут повторять действия лабораторной на собственных ноутбуках (класс будет оборудован розетками). Инструкции по установке необходимого ПО будут отправлены вам на почту за неделю до мероприятия.

Внимание: Предварительная регистрация обязательна! Количество мест ограничено. Подтверждение участия будет отправлено на вашу электронную почту дополнительно.

 

Место проведения и дата: 

Москва: 29 октября 2019 г. - МГЛУ, Московский государственный лингвистический университет., Москва, ул. Остоженка, дом 36, Вход в университет со стороны Еропкинского переулка, аудитория 205

Санкт-Петербург: 30 октября 2019 г. - Центр «ПетроКонгресс», ул. Лодейнопольская, д. 5

Новосибирск: 31 октября 2019 г. - Государственный Технический Университет (НГТУ), ул. Немировича-Данченко, 136

Ссылка на регистрацию

Xilinx VITIS - Единая программная платформа

На прошедшем 2 октября Xilinx Developer Forum 2019 было объявлено о релизе новой единой платформы для разработки, получившей название VITIS. 
VITIS объединяет в себе огромное количество возможностей по работе и ускорению различных приложений на ACAP, SoC и FPGA: начиная от возможности работы с различными фреймворками для машинного обучения и компьютерного зрения до ускорения научно-прикладных задач.
В VITIS содержится огромный набор оптимизированных для FPGA библиотек: Математика, Линейная Алгебра, ЦОС, Анализ данных, компрессия, видеообработка и тд. 
Теперь у разработчиков, не знакомых с технологией FPGA/ПЛИС появится больше возможностей для работы с ними, поскольку порог вхождения в их программирования значительно снизился благодаря наличию высокоуровнего синтеза, который поддерживает не только стандартные C/C++ приложения, но также и возможность использования Python для разработки.
VITIS - это целый большой многоуровневый стэк ПО и инструментов задачей которого является увеличение производительности при минимальных затратах времени на разработку.

Подробнее о VITIS читайте здесь
 

Отладочный набор Xilinx Zynq UltraScale+ MPSoC ZCU104 

Код для заказа: EK-U1-ZCU104-G-ED Запросить стоимость

Краткое описание

Отладочный набор ZCU104 предназначен для помощи разработчикам в освоении встраиваемых систем для решения задач машинного зрения таких как: видео наблюдение, системы помощи водителю (Advanced Driver Assisted Systems (ADAS)), дополненной реальности. беспилотная техника и обработка медицинский изображений. Данный кит содержит все ключевые аспекты системы-на-кристалле Zynq® UltraScale+™ MPSoC EV, содержащего аппаратный видео кодек и поддерживающий подключение множества различной периферии и интерфейсов, применяемых в задачах встроенного зрения. Установленный на плате кристалл ZU7EV содержит 4-ядерный процессор приложений ARM® Cortex™-A53, 2-ядерный процессор реального времени Cortex-R5, модуль графической обработки Mali™-400 MP2, аппаратный видеокодек H.264/H.265 с поддержкой разрешения до 4KP60, программируемую логику ПЛИС 16нм FinFET+

Ключевые особенности

• Работа в OpenCV, машинным обучением ML, USB HD камерой с помощью набора библиотек reVISION в среде SDSoC
• Руководство по началу работы с reVISION
• PS DDR4 2GB Component - 64-bit
• Интегрированный видеокодек с поддержкой H.264/H.265

Читать далее на plis.ru или fpga-systems.ru


 

Xilinx на Суперкомпьютерных днях в России

Компания Xilinx примет участие в конференции "Суперкомпьютерные дни в России" с докладом "Обзор и примеры практического использования ускорителей Xilinx для современных алгоритмов в таких областях, как машинное обучение, кодирование видео, базы данных, шифрование", посвященный адаптивным FPGA ускорителям вычислений - Alveo.

Руководители семинара
Jens Stapelfeldt (на фото) и  Сергей Сторожев (Xilinx)
 

Xilinx расширяет серию карт ускорителей Alveo

Карта ускоритель Xilinx Alveo U50 выполняет ускорение различных приложений, включая высокопроизводительные вычисления, сетевое взаимодействие, хранение данных, анализ данных и обработку видео. Построенная на архитектуре Xilinx Ultrascale+, упакованная в эффективный 75-ваттный низкопрофильный форм-фактор и оснащенная сетевым интерфейсом 100 Гбит / с, PCIe Gen4 и памятью HBM2 с пропускной способностью 460Гб/с, Alveo U50 без проблем устанавливается и интегрируется в любой сервер
 

Код для заказа:  A-U50DD-P00G-ES3-G  A-U50-P00G-PQ-G   Запросить стоимость

 

Ускорители Alveo U50 легко адаптируются к постоянно меняющимся требованиям к ускорителям и алгоритмам, позволяя ускорять любой тип вычислительно затратных задач.
На ускорителях Alveo возможно использовать как готовые решения от компаний партнёров Xilinx так и производить разработку и ускорение собственных решений с использованием среды SDAccel и Machine Learning Suite.

Подробнее: Xilinx.com (En), plis.ru (Rus), fpga-systems.ru (Rus)
 


 

Здравствуйте друзья. С вами проект http://fpga-systems.ru.

Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня мы с Вами познакомимся с языком Tcl.
Если у Вас есть вопрос, идея или вы хотите помочь в развитии проекта статьей, видео или поделиться опытом с начинающими FPGA разработчиками, то оставляйте свои предложения в комментариях под видео, на нашем сайте http://fpga-systems.ru или присылайте их на наш почтовый ящик fpga-systems@yandex.ru.

Группа в Facebook

Следите за выходом новых видео на канале в Telegram FPGA-Systems.ru Events
https://t.me/Powered_by_KeisN13_events

Обсуждайте в чате Telegram FPGA-Systems.ru
https://t.me/Powered_by_KeisN13
 

Здравствуйте друзья. 
После семинаров  осталось несколько отладочных комплектов Minized. Поскольку платы лежат без дела, было принято решение раздать данные отладочные комплекты всем тем, кто хочет научиться работать с FPGA/ПЛИС и SoC. Платы даём совершенно бесплатно под Вашу личную ответственность и честное слово на небольшой срок, ну пускай будет 3-4 недели. Если после этого срока платы не потребуются, срок продлевается.
Если Вам интересно данное предложение, пишите нам на почтовый ящик fpga-systems@yandex.ru

Платы предоставляет КТЦ "Инлайн Груп" - дистрибьютор Xilinx и сертифицированный тренинг центр на территории РФ.



Дополнительная информация:
Запрос платы: fpga-systems@yandex.ru
Minized - http://zedboard.org/product/minized
КТЦ Инлайн Груп: Покупка микросхем и отладок
   http://www.plis.ru
   xilinx@inline-ctc.ru
КТЦ Инлайн Груп: Тренинг центр
   http://www.plis2.ru