| |
|
|
|
|
|
Доступна для заказа отладочная плата на базе нового семейства FPGA Xilinx
Kintex UltraScale (EK-U1-KCU105-G. - Xilinx Kintex UltraScale FPGA KCU105 Evaluation Kit) Подробности здесь
Основные характеристики
FPGA: Kintex XCKU040-2FFVA1156E FPGA
- ROHS compliant KCU105 kit including the XCKU040-2FFVA1156E FPGA
Configuration
- Onboard JTAG configuration circuitry to enable configuration over USB
- JTAG header provided for use with Xilinx download cables such as the Platform Cable USB II
- Quad SPI Flash with 2 x 256 Mb of non-volatile storage
Memory
- 2GB DDR4 component memory (four [256 Mb x 16] devices) at 1200MHz / 2400Mbps
- 64MB (512Mb) Quad SPI Flash
- 8Kb IIC EEPROM
- Micro SD Card Slot
Communication & Networking
- Gigabit Ethernet GMII, RGMII and SGMII
- 2x SFP / SFP+ cage
- GTX port (TX, RX) with four SMA connectors
- UART To USB Bridge
- PCI Express x8 edge connector
Display
- HDMI Video output
- External Phy/codec device driving an HDMI Connector
- 8x GPIO user LEDs
Expansion Connectors
- FMC-HPC (Partial Population) connector (8 GTX Transceiver, 114 single-ended or 57 differential (34 LA & 24 HA) user defined signals)
- FMC-LPC connector (1 GTX Transceiver, 68 single-ended or 34 differential user defined signals)
- 2x PMOD headers
- IIC
Clocking
- 8x programmable clocks
- System clocks, EMC clock, user clocks, Jitter attenuated clocks
- 2x SMA input clocks
Control & I/O
- 5X Directional Push Buttons
- 4X DIP Switches
- 1x Rotary switch
- Diff Pair I/O (1 SMA pair)
Power
|
САПР Vivado Design Suite 2014.4
Основные изменения в САПР Vivado Design Suite 2014.4
- Добавлена поддержка новых кристаллов 7 Series:
- XC7Z035, XC7A15T, XA7A15T
- Поддержка быстродействия -2LI и -1LI
- Добавлена поддержка кристаллов серии UltraScale для участников программы раннего доступа:
- XCVU065, XCVU125, XCVU160, XCVU190 and XCVU440
- Создание загрузочного файла для ПЛИС семейства UltraScale ограничена следующими кристаллами:
- XCVU095 ES1
- XCKU040, XCKU060 ES2, XCKU115 ES2
- Добавлена поддержка частичной реконфигурация в кристалле KU060
- Тандемная конфигурация доступна для KU060, KU040 и VU095
- Добавлена поддержка лицензий для виртуальных машин.
Подробнее об изменениях
Подробная информация о САПР Vivadо (eng) (рус)
Загрузить новый САПР Vivado
|
САПР Vivado Design Suite 2014.2
Основные изменения в САПР Vivado Design Suite 2014.2
- Добавлена поддержка новых микросхем 7 серии (Defense Grade Artix и Zynq, XA Zynq®-7000).
- Добавлена поддержка новых микросхем семейства UltraScale (Virtex и Kintex).
- Увеличена производительность моделирования:
- Время обработки Waveform Viewer сокращено до 90%.
- Улучшения производительности System Generator доведено до 50%.
- Снижение времени моделирования на 80% для моделей с несколькими БПФ и другими сложными IP ядрами.
- Новая модель MCode увеличивает производительность MultAdd более чем на 90%.
- Обновлен WinPCap до версии 4.1.3 для моделирования Ethernet Hardware в среде ОС Windows 8.1.
- Поддержка Linux с улучшенной совместимостью библиотек.
Подробнее об изменениях
Подробная информация о САПР Vivadо (eng) (на русском)
Загрузить новый САПР Vivado
|
Компания Xilinx™ опубликовала технические описания новых семейств FPGA Xilinx
Virtex UltraScale и Kintex UltraScale , выполненных по 20-нм нормам техпроцесса.
Семейство Virtex UltraScale включает в себя ПЛИС емкостью от 650 тыс. до 4,4 млн. логических ячеек. Среди аппаратных ядер имеется до 104 последовательных приемопередатчиков (52 - 16 Гбит/с и 52 - 32 Гбит/с), контроллеры 100G Ethernet (3-7 шт.) и Interlaken (3-9 шт.). Также увеличено количество аппаратных контроллеров PCIe, (2-6 шт.), для которых упоминается аппаратная поддержка PCIe Gen3, и поддержка в будущем PCIe Gen4 при добавлении софт-ядра.
Семейство Kintex UltraScale включает в себя ПЛИС емкостью от 355 до 1150 тыс. логических ячеек. ПЛИС Kintex содержат только 16 Гбит приемопередатчики (до 64 шт.), однако количество блоков DSP48 в старшей микросхеме равно 5520 (по сравнению с 2880 в Virtex), что обеспечивает производительность в задачах DSP до 8,2 TMAC/s. Таким образом, семейство Kintex наглядно позиционируется как высокопроизводительная платформа для цифровой обработки сигналов.
Архитектура семейств UltraScale претерпела несущественные изменения в части возможностей базовых блоков. Улучшены параметры блоков DSP48 (теперь они позволяют работать с операндами размером 27 и 18 бит), повышена скорость работы приемопередатчиков GTH и GTY до 16 и 32 ГБит/с соответственно. Важным изменением является переход к т.н. ASIC-like clocking. Вместо схемы тактирования, основанной на распространении тактового сигнала от центра кристалла с помощью глобальных тактовых линий, используется подход, заключающийся в формировании этих сигналов в отдельных регионах. Количество тактовых буферов существенно увеличено, что существенно облегчает распространение тактовых сигналов по кристаллу в целом. Также увеличено количество трассировочных ресурсов общего назначения, что должно существенно облегчить трассировку больших проектов и сделать их характеристики более предсказуемыми.
|
Доступна для заказа отладочная плата на базе Virtex-7 (CK-V7-VC7222-IES-G - Xilinx Virtex-7 FPGA VC7222 Characterization Kit)
Диагностическая плата VC7222 предоставляет аппаратные средства для испытания и оценки GTZ (28 Гбит/с) и GTX (12.5 Гб/с) последовательных приемопередатчиков, встроенных в ПЛИС семейства Virtex-7 HT - XC7VH580T. VC7222 позволяет провести демонстрацию теста IBERT с использованием САПР Vivado® Design Suite. Каждый GTZ и GTH Quad и связанный с ним системный тактовый сигнал, выведены с ПЛИС на площадку, предназначенную для интерфейса с разъемом Samtec BullsEye.
Кабель с разъемом BullsEye и стандартными SMA разъемами, позволяет подключаться к широкому спектру тестового оборудования.
Каждый разъем BullsEye обрабатывает полный GTZ или GTH Quad, т.е. четыре пары приема-передачи, а также два независимых системных тактовых сигнала.
Основные свойства
-
ПЛИС, установленная на плате: XC7VH580T-2HCG1155CES9885
-
Конфигурирование: порт программирования Digilent USB JTAG
-
Память: контроллер System ACE™ SD
-
Коммуникационные интерфейсы: 6 коннекторов Samtec BullsEye для GTH, 2 коннектора Samtec BullsEye для GTZ, 2 пары SMA, USB-UART мост
-
Слоты расширения: 2x HPC FMC
-
Синхронизация: генератор 200 МГц (LVDS), программируемый модуль SuperClock-2
-
Питание: 12 В адаптер, PMBus
-
САПР: Vivado™ Design Suite: Design Edition (лицензия только для XC7VH580T)
Подробнее www.xilinx.com/vc7222
|
Вышла новая версия САПР Vivado Design Suite 2013.2
-
В версии 2013.2 программного обеспечения стал доступен компонент IP Integrator, позволяющий в наглядном и интерактивном режиме создавать и редактировать ваш дизайн
-
Полностью добавлена поддержка SoC Zynq-7000
IP Integrator Zynq-7000 design
-
В Vivado HLS добавлены новые библиотеки для обработки видео, в том числе поддержка интерфейсов OpenCV
-
System Generator for DSP теперь поддерживает Vivado IP Integrator
-
Добавлена поддержка MATLAB® and Simulink® версии R2013a
|
Доступна для заказа отладочная плата на базе Virtex-7 ( CK-V7-VC7215-G - Xilinx Virtex-7 FPGA VC7215 Characterization Kit)
Диагностическая плата Virtex™-7 FPGA VC7215 предоставляет аппаратные средства для испытания и оценки 80 GTH трансиверов (13.1Gbps) имеющиеся в Virtex-7 FPGA V690T. VC7215 позволяет произвести демонстрацию Integrated Bit Error Ratio Test (IBERT) с использованием Vivado Design Suites. Каждый GTH Quad и связанный с ним системный клок, разведены с FPGA на разъем площадку, предназначенную для интерфейса с разъемом BullsEye Samtec. Кабель с разъемом BullsEye и 10-ю стандартными SMA разъемами, позволяет пользователям подключаться к широкому спектру тестового оборудования, от объединительных и оптических тестовых плат к высокоскоростному тестовому оборудованию. Каждый разъем BullsEye обрабатывает полный GTH Quad, т.е. четыре пары приема/передачи, а также два независимых системных клока, обеспечивающих высокий уровень гибкости при проверке пользовательских приложений.
Основные свойства
-
ПЛИС, установленная на плате: XC7VX690T-3FFG1927E
-
Конфигурирование: порт программирования Digilent USB JTAG
-
Память: контроллер System ACE™ SD
-
Коммуникационные интерфейсы: 12 коннектора Samtec BullsEye, 2 пары SMA, USB-UART мост
-
Слоты расширения: 3x HPC FMC
-
Синхронизация: генератор 200 МГц (LVDS), программируемый модуль SuperClock-2
-
Питание: 12 В адаптер, PMBus
-
САПР: Vivado™ Design Suite: Design Edition (лицензия только для XC7VX485T)
|
 |
|
|
|
|
Наверх
| Xilinx
| ПЛИС РУ
|
|
| |
 |
495 |
| 797-61-74 |
| (многоканальный) |
|
|
Copyright © 1994-2012 Xilinx, Inc.
Все права на материалы, опубликованные на сайте, принадлежат
Xilinx, Inc. При перепечатке материалов ссылка на сайт
обязательна. |
|
|
|
|
|
|
