Приглашаем Вас принять участие в 2-х дневном онлайн семинаре Xilinx Adapt: Vivado®.

Семинар посвящен новинкам в системе проектирования Vivado и методологиях проектирования FPGA и ACAP микросхем Xilinx.

Основные темы докладов на семинаре: $CUT$

• Командная работа с использованием функций модуля IP Integrator
• Использование динамической реконфигурации (DFX - Dynamic Function eXchange) для возможности применения кристаллов с меньшей логической ёмкостью и тем самым сокращения энергопотребления, а также для возможности модификации проекта “на лету”
• Методологии проектирования для получения максимальной производительности проекта
• Основы создания проектов на серии Versal ACAP

Семинар состоится 10-11 Февраля.

Подробная информация и регистрация на семинар

 

Xilinx выпустил две отладки на ACAP VERSAL

Компания Xilinx представила две новых отладочных платы на ACAP семейства Versal: Versal AI Core VCK190 и Versal Prime VMK180. Оба отладочных комплекта VCK190 и VMK180 поставляются с одним и тем же набором аксессуаров и имеют схожие интерфейсы. Главное отличие комплектов - целевое устройство. Отладочная плата VCK190 использует Versal AI core VC1902 ACAP, которая включает в себя массив AI Engines, в то время как VMK180 использует Versal Prime VM1802 ACAP

Подробнее

 

Многодневный семинар: Xilinx Adapt - Automotive

Компания Xilinx проводит серию бесплатных многодневных семинаров под общим названием Xilinx.Adapt

В третьем из 5-ти семинаров, который пройдёт с 12-14 января 2021, будут рассмотрены инновационные решения компании Xilinx в сегменте Automotive. 

Подробнее

 

Доступна для скачивания новая версия Vivado 2020.2

Виртуальная конференция "Функциональная безопасность"

Компания Xilinx проводит бесплатную однодневную и двухдневную онлайн конференцию, в рамках которой будут рассмотрены вопросы функциональной безопасности. Компания Xilinx предлагает своим клиентам инструменты и методологии для упрощения и ускорения сертификации своих изделий, предназначенных для работы в аэрокосмической и оборонной, автомобильной, медицинской и промышленной областях, где безопасность и надежность являются ключевыми факторами. Подробнее



 

Уважаемые коллеги.

С 15 по 17 сентября 2020 состоится выставка Чип-Экспо 2020. Компания КТЦ «Инлайн Груп» - официальный дистрибьютор и тренинг центр Xilinx в России, приглашает Вас посетить стенд A21 на этом мероприятии.
На стенде А21 Вы сможете задать самые острые вопросы по продукции компании Xilinx,  обсудить с нашими инженерами любые технические вопросы, новинки и тенденции компании Xilinx и рынка FPGA в целом. Мы готовы проконсультировать Вас по вопросам:

• покупки и условию поставок; 
• обучению и технической поддержке;
• дистрибьюторского партнёрства;
• и др. 

Мы поможем Вам с правильным выбором  ПЛИС и СнК компании Xilinx, подскажем, какие инструменты проектирования на FPGA Xilinx подойдут Вам для конкретного проекта, и поясним все тонкости работы с Xilinx.
Также, стенд компании будет доступен в онлайн формате, где вы сможете задать все интересующие Вас вопросы по продукции компании Xilinx.
До встречи, на Чип-Экспо 2020.

#xilinx #fpga #zynq #mpsoc #artix #kintex #virtex #spartan #versal #acap #alveo #ultrascale #vivado #vitis #microblaze


 

Сервер реального времени от Xilinx для транскодирования видео

Анонсированы новые специально разработанные сервера реального времени от компании Xilinx, предназначенные для транскодирования видео, которые обеспечивают лучшее в отрасли качество видео при самой низкой стоимости и самой высокой плотности каналов.
 

Доступна для скачивания новая версия Vivado 2020.1

Вебинар: Промышленная функциональная безопасность с Xilinx SoC

Изделия для промышленного интернета вещей (Industrial Internet of Things (IIoT)) должны быть адаптивными и гибкими. Это относится и к архитектурным возможностям для создания платформы и к функциональным возможностям для удовлетворения текущих потребностей современного рынка IIoT. При достаточной производительности можно улучшить и показатели продуктивности, а гибкость изделий становится достаточной, даже в случае сценария "lot size=1".

Компания SICK AG представит свой новый продукт nanoScan3 - ультракомпактный лазерный сканер, имеющий соответствующий сертификат безопасности ISO 13849 PLd, Cat 3, созданный на базе СнК Zynq Z-7020. Также на вебинаре будет рассмотрен вопрос о потенциальных возможностях внедрения гетерогенных многопроцессорных систем для будущих архитектур.

Слушатели узнают:

• о портфолио Xilinx для создания  решений в области промышленной функциональной безопасности;
• как гетерогенная многопроцессорная обработка данных в Zynq-7000 и Zynq UltraScale+ MPSoC обеспечивает функциональную безопасность
• информацию о внедрении в продуктах SICK  СнК Zynq-7000
• предложения по развитию безопасного промышленного применения

Вебинар состоится 31 марта 2020
Время проведения  07:00 AM PST (5PM MSK)
Подробности и ссылка на регистрацию

Вебинар: Введение в OSVVM - Open Source VHDL Verification Methodology

Сегодня проектирование на FPGA или проектирование ASIC значительно возросло в сложности и объеме. Практически уже все проекты состоят  из большой вложенной иерархии модулей, описанных на различных низкоуровневых языках, например VHDL. Обмен информацией между модулями осуществляется во многих случаях через стандартизированные протоколы/интерфейсы, например AXI, WishBone, PLB или Avalon. Также уже во многих проектах используется связка с процессорной системой, выполненной на логике или изначально заложенной в архитектуру СнК.

Конечно, такие, да и любые другие, проекты должны максимально полностью проверены на модели.  Библиотека OSVVM - Open Source VHDL Verification Methodology предоставляет такую возможность и даёт разработчикам структурированный подход к верификации проектов. OSVVM - бесплатна, открыта и доступна на языке VHDL. В библиотеке имеются специализированные типы данных, подпрограммы и алгоритмы, которые необходимы для проектирования качественного тестового окружения testbench. Одним из последних нововведений в OSVVM - это набор IP, которые покрывают наиболее популярные интерфейсы.

OSVVM предлагает методологию, которая включает в себя:

• Моделирование на уровне транзакций (TBM -  transaction-based modeling)
• самопроверку
• функциональное покрытие
• рандомизацию и др.

Тестовое окружение, разработанное на языке VHDL является таким же мощным как и на других языках, например SystemVerilog или 'e'

Вебинар состоится 20 марта 2020
Время проведения 1:00:00 PM MSK - 2:00:00 PM MSK
Подробности и ссылка на регистрацию

Задать дополнительные вопросы по VHDL или SystemVerilog можно нашим инженерам по электронной почте