XIlinx Versal - первые образцы уже отгружены заказчикам
Компания Xilinx объявилпа об отгрузке первых образцов нового поколения кристаллов, выполненных по технологии 7нм, архитектура которых получила название VERSAL.
Дополнительно к этому, доступны первые видео с результатами запусков и описанием преимуществ кристаллов следующего поколения.
Подробнее о кристаллах с архитектурой VERSAL можно ознакомиться на официльной странице Xilinx->VERSAL
Хотите узнать больш? Свяжитесь с нами и задайте свои вопросы.
VCU129: Отладочная плата на Virtex UltraScale+ с поддержкой 56+ PAM4
Отладочный набор VCU129построен на базе самых современных ПЛИС Virtex® UltraScale+™ VU29P, интегрированные трансиверы которой поддерживаюют технологию 58G PAM4, что нацеливает применение данной платы в сетях и платформах следующего поколения. VCU129 является отличной демонстрацией возможностей технлогий Xilinx SerDes, высокоскоростных интерконнектов, накристальной памяти.
Отладочный комплект VCU129разработан для работы с приложениями области 5G, центров обработки данных, тестирования и измерений.
Наши друзья с проекта http://fpga-systems.ru опубликовали новый видеоурок по работе с FPGA для разработчиков начального уровня.
Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня мы с Вами приступим с размещению нашего проекта на кристалле и привязке ножек нашей ПЛИС к портам модуля верхнего уровня нашего проекта.
Наши друзья с проекта FPGA-Systems.ru подготовили для Вас серию видеоуроков "FPGA начального уровня"
В качестве тестового проекта взята реализация физически неклонируемой функции. Почему именно PUF – физически неклонируемая функция? Несмотря на то, что её реализация достаточно проста, проект который будет сделан на её основе будет являться комплексным и будет охватывать много из проектирования на FPGA.
В видеоуроках рассматриваются многие аспекты проектирования на FPGA, которые погут начинающим соориентироваться в этом непростом для разработчкив направлении:
В процессе работы над проектом мы с Вами рассмотрим практически все основные аспекты проектирования на FPGA, которые необходимы современному разработчику на ПЛИС, пускай даже и начального уровня.
Разрабатываемый нами проект затронет многие аспекты проектирования на FPGA: написав код мы посмотрим как мы можем повлиять на результат синтеза этого кода, используя атрибуты языка VHDL и Verilog. Мы рассмотрим работу в IP Integrator и соберём процессорную систему на базе софт-процессора MicroBlaze и напишем код для этой процессорной системы код на языке С. Научимся накладывать на проект физические ограничения используя специализированные инструменты среды Vivado, а также с использованием TCL команд. Изучим непосредственно сам язык TCL в рамках, необходимых для нашего проекта. После сборки всего проекта мы проведём его отладку с помощью логического анализатора.
Для того чтобы сориентировать начинающих разработчиков в огромной массе имеющейся документации на протяжении всего курса мы будем обращаться к ней, рассказывая что написано в том или ином руководстве.
Сейчас уже доступно для просмотра 4 части, а чтобы не пропустить выхода новых видеоуроков, подписывайтесь на Youtube канал
В случае возникновения вопросов по видеоурокам или технических вопросов по продукции Xilinx, задавайте их инженеру по применению Xilinx Коробкову Михаилу по адресу m.korobkov@inline-ctc.ru
Компания Xilinx выложила в открытый доступ презентации с Xilinx Developer Forum 2018, который проходил в трех различных локациях: Silicon Valley 2 октября, Beijing 16 октября, Frankfurt 10 декабря.
Опубликованные материалы могут отличаться в зависимости от места проведения форума.
В Vivado 2018.3 добавлена поддержка новых устройств, находящихся в статусе production. На ряду с этим улучшены характеристики среды разработки, позволяющие пользователям повысить скорость разработки и характеристики своих изделий.
Улучшения консулись практически всех аспектов проектирования:
Поддержка ОС и новых устройств
Общие улучшения среды
Частичной реконфигурации
Sysgen и Model Composer
IP Integartor
XPM и IP блоков
RTL синтеза
Имплементации
Методологии
Моделирования
Отладки
Подробнее с новыми изменениями можно ознакомиться в UG973 v2018.3
Или посмотрев видео
По техническим вопросам обращайтесь к Коробкову Михаилу m.korobkov@inline-ctc.ru— инженеру по применению Xilinx.
Анонсы XDF 2018: ч.2 Alveo
Вторым интересным анонсом на Xilinx Developer Forum стали платы с названием Alveo - мощные ускорители, позволяющие значительно повысить производительность облачных серверов и локальных центров обработки данных.
Анонсировано было две платы серии Alveo: U200 и U250.
Код заказа: A-U200-P64G-PQ-G ------Пассивное охлаждение----- A-U250-P64G-PQ-G
A-U200-A64G-PQ-G -------Активное охлаждение------ A-U250-A64G-PQ-G
